yincheng.zhong
2024-08-20 7744fffacb03dc81cc9dbaf9f5d86a0f21e79c03
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
46
47
48
49
50
51
52
53
54
55
56
57
58
59
60
61
62
63
64
65
66
67
68
69
70
71
72
73
74
75
76
77
78
79
80
81
82
83
84
85
86
87
88
89
90
91
92
93
94
95
96
97
98
99
100
101
102
103
104
105
106
107
108
109
110
111
112
113
114
115
116
117
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
138
139
140
141
142
143
144
145
146
147
148
149
150
151
152
153
154
155
156
157
158
159
160
161
162
163
164
/*
 * Copyright (c) 2019-2023 Beijing Hanwei Innovation Technology Ltd. Co. and
 * its subsidiaries and affiliates (collectly called MKSEMI).
 *
 * All rights reserved.
 *
 * Redistribution and use in source and binary forms, with or without
 * modification, are permitted provided that the following conditions are met:
 *
 * 1. Redistributions of source code must retain the above copyright notice,
 *    this list of conditions and the following disclaimer.
 *
 * 2. Redistributions in binary form, except as embedded into an MKSEMI
 *    integrated circuit in a product or a software update for such product,
 *    must reproduce the above copyright notice, this list of conditions and
 *    the following disclaimer in the documentation and/or other materials
 *    provided with the distribution.
 *
 * 3. Neither the name of MKSEMI nor the names of its contributors may be used
 *    to endorse or promote products derived from this software without
 *    specific prior written permission.
 *
 * 4. This software, with or without modification, must only be used with a
 *    MKSEMI integrated circuit.
 *
 * 5. Any software provided in binary form under this license must not be
 *    reverse engineered, decompiled, modified and/or disassembled.
 *
 * THIS SOFTWARE IS PROVIDED BY MKSEMI "AS IS" AND ANY EXPRESS OR IMPLIED
 * WARRANTIES, INCLUDING, BUT NOT LIMITED TO, THE IMPLIED WARRANTIES OF
 * MERCHANTABILITY, NONINFRINGEMENT, AND FITNESS FOR A PARTICULAR PURPOSE ARE
 * DISCLAIMED. IN NO EVENT SHALL MKSEMI OR CONTRIBUTORS BE LIABLE FOR ANY
 * DIRECT, INDIRECT, INCIDENTAL, SPECIAL, EXEMPLARY, OR CONSEQUENTIAL DAMAGES
 * (INCLUDING, BUT NOT LIMITED TO, PROCUREMENT OF SUBSTITUTE GOODS OR SERVICES;
 * LOSS OF USE, DATA, OR PROFITS; OR BUSINESS INTERRUPTION) HOWEVER CAUSED AND
 * ON ANY THEORY OF LIABILITY, WHETHER IN CONTRACT, STRICT LIABILITY, OR TORT
 * (INCLUDING NEGLIGENCE OR OTHERWISE) ARISING IN ANY WAY OUT OF THE USE OF
 * THIS SOFTWARE, EVEN IF ADVISED OF THE POSSIBILITY OF SUCH DAMAGE.
 */
 
#include "mk_spi.h"
#include "mk_trace.h"
#include "mk_reset.h"
#include "mk_calib.h"
#include "mk_wdt.h"
#include "mk_misc.h"
#include "mk_gpio.h"
#include "libc_rom.h"
 
#include "board.h"
 
#define TEST_SPI_MASTER 0
 
#define TEST_SPI_POLL_MODE 0
#define TEST_SPI_INTERUPT_MODE 1
#define TEST_SPI_DMA_MODE 2
#define TEST_SPI_MODE TEST_SPI_POLL_MODE
 
#define TEST_PORT SPI_ID0
#define SPI_RX_DMA_EN 1
 
static uint8_t tx_buf[10] = {0x55, 0x44, 0x33, 0x22, 0x11};
static uint8_t rx_buf[10] = {0x00};
 
static void spi_transfer_callback(void *dev, uint32_t err_code)
{
    static uint32_t count_right = 0;
    static uint32_t count_error = 0;
#if TEST_SPI_MASTER
    uint8_t str_spi_mode[] = "Master";
#else
    uint8_t str_spi_mode[] = "Slave";
#endif
 
    if (0 != memcmp(tx_buf, rx_buf, sizeof(rx_buf)))
    {
        LOG_INFO(TRACE_MODULE_APP, "SPI %s RX ERROR DATA\r\n", str_spi_mode);
        count_error += 1;
        LOG_INFO(TRACE_MODULE_APP, "ERROR DATA: %02x %02x %02x %02x %02x %02x %02x %02x %02x %02x\r\n", rx_buf[0], rx_buf[1], rx_buf[2], rx_buf[3], rx_buf[4],
                 rx_buf[5], rx_buf[6], rx_buf[7], rx_buf[8], rx_buf[9]);
    }
    else
    {
        LOG_INFO(TRACE_MODULE_APP, "SPI %s RX RIGHT DATA\r\n", str_spi_mode);
        count_right += 1;
    }
    LOG_INFO(TRACE_MODULE_APP, "RX RIGHT: %d   RX ERROR: %d\r\n", count_right, count_error);
}
 
int main(void)
{
    board_clock_run();
    board_pins_config();
    board_debug_console_open(TRACE_PORT_UART0);
    // Reset reason
    reset_cause_get();
    reset_cause_clear();
 
    // Chip calibration
    calib_chip();
 
    // Disable watchdog timer
    wdt_close(WDT_ID0);
    LOG_INFO(TRACE_MODULE_APP, "SPI example\r\n");
 
    gpio_open();
    board_configure();
 
    // open system timer
    sys_timer_open();
 
    struct SPI_CFG_T usr_spi_cfg =
    {
        .bit_rate = 1000000,
        .data_bits = 8,
#if TEST_SPI_MASTER
        .slave = 0,
#else
        .slave = 1,
#endif
        .clk_phase = 0,
        .clk_polarity = 0,
        .ti_mode = 0,
#if (TEST_SPI_MODE == TEST_SPI_POLL_MODE)
        .dma_rx = false,
        .dma_tx = false,
        .int_rx = false,
        .int_tx = false,
#elif (TEST_SPI_MODE == TEST_SPI_INTERUPT_MODE)
        .dma_rx = false,
        .dma_tx = false,
        .int_rx = true,
        .int_tx = true,
#elif (TEST_SPI_MODE == TEST_SPI_DMA_MODE)
        .dma_rx = true,
        .dma_tx = true,
        .int_rx = false,
        .int_tx = false,
#endif
    };
 
    spi_open(TEST_PORT, &usr_spi_cfg);
 
#if TEST_SPI_MASTER
    //    wait for the IO_PIN_9 to change
    gpio_pin_set_dir(IO_PIN_9, GPIO_DIR_IN, 0);
    uint8_t gpio_state = gpio_pin_get_val(IO_PIN_9);
    LOG_INFO(TRACE_MODULE_APP, "IO_PIN_9 state is <%d>, wait toggled to start spi test\r\n", gpio_state);
    while (gpio_state == gpio_pin_get_val(IO_PIN_9))
    {
    }
#endif
 
    while (1)
    {
        while (spi_is_busy(TEST_PORT))
        {
        }
        spi_transfer(TEST_PORT, tx_buf, rx_buf, sizeof(rx_buf), spi_transfer_callback);
#if TEST_SPI_MASTER
        sys_timer_delay_ms(10);
#endif
    }
}