yincheng.zhong
2024-01-24 48672f1db1e15655c83ff8590334df47225577d0
Src/stm32l0xx_it.c
@@ -68,7 +68,7 @@
/*           Cortex-M0+ Processor Interruption and Exception Handlers          */
/******************************************************************************/
/**
  * @brief This function handles Non maskable interrupt.
  * @brief This function handles Non maskable Interrupt.
  */
void NMI_Handler(void)
{
@@ -164,7 +164,6 @@
   
  /* USER CODE END EXTI0_1_IRQn 0 */
  HAL_GPIO_EXTI_IRQHandler(GPIO_PIN_0);
  HAL_GPIO_EXTI_IRQHandler(GPIO_PIN_1);
  /* USER CODE BEGIN EXTI0_1_IRQn 1 */
   //DW_DISABLE;   
  /* USER CODE END EXTI0_1_IRQn 1 */
@@ -178,7 +177,7 @@
  /* USER CODE BEGIN EXTI2_3_IRQn 0 */
  /* USER CODE END EXTI2_3_IRQn 0 */
  HAL_GPIO_EXTI_IRQHandler(GPIO_PIN_3);
  HAL_GPIO_EXTI_IRQHandler(RADIO_DIO1_Pin);
  /* USER CODE BEGIN EXTI2_3_IRQn 1 */
  /* USER CODE END EXTI2_3_IRQn 1 */
@@ -231,4 +230,3 @@
/* USER CODE BEGIN 1 */
/* USER CODE END 1 */
/************************ (C) COPYRIGHT STMicroelectronics *****END OF FILE****/